Основы схемотехники микроэлектронных устройств (2012) PDF, DjVu pdf, djvu 135Мб

Название: Основы схемотехники микроэлектронных устройств
Издательство: Техносфера
Автор: Белоус А.И., Емельянов В.А., Турцевич А.С.
ISBN: 978-5-94836-307-3
Год: 2012
Страниц: 472
Формат: pdf, djvu
Размер: 135 Мб
Язык: русский
О книге:
Книжка Основы схемотехники микроэлектронных устройств посвящена анализу работы, основам практического применения и методам проектирования микросхем, которые используются в современных микроэлектронных устройствах. В ней дается набор схемотехнических решений элементов для реализации тех требований, которые предъявляются к микроэлектронным устройствам, детально описан принцип работы и правила применения современных базовых элементов микроэлектронных устройств.
 Содержание:Предисловие Ж.И. Алфёрова
Предисловие
Введение
Глава 1. Физические основы работы полевых транзисторов
1.1. Физические основы работы субмикронных МОП-транзисторов
1.1.1. Типовая структура МОП-транзистора
1.1.2. Глубина области обеднения
1.1.3. Определение величины заряда в слое инверсии
1.1.4. Оценка толщины инверсионного слоя
1.2. Анализ работы МОП-транзистора с длинным каналом
1.2.1. Анализ влияния подложки на работу МОП-транзистора
1.2.2. Выражения для оценки значения допорогового тока
1.3. Анализ физических процессов, происходящих в субмикронном МОП-транзисторе
1.3.1. Анализ физических эффектов, влияющих на пороговое напряжение МОП-транзистора
1.3.2. Методы ограничения эффекта сквозного пробоя
1.3.3. Эффект возникновения тока утечки стока МОП-транзистора, обусловленный влиянием его затвора
Литература к главе 1
Глава 2. Методы минимизации энергопотребления микроэлектронных устройств
2.1. Основные тенденции изменения параметров энергопотребления микроэлектронных устройств
2.2. Пути уменьшения величины рассеиваемой мощности в КМОП БИС
2.3. Основные источники рассеиваемой мощности в КМОП БИС
2.4. Мощность рассеивания КМОП-инвертора в режиме сквозного тока
2.5. Динамическая мощность рассеяния КМОП-инвертора
2.6. Физические ограничения при проектировании маломощных КМОП БИС
2.7. Конструктивно-технологические ограничения при проектировании маломощных КМОП БИС
2.8. Схемотехнические ограничения при проектировании маломощных КМОП БИС
2.9. Системотехнические ограничения при проектировании микромощных КМОП БИС
Литература к главе 2
Глава 3. Общая характеристика цифровых БИС
3.1. Структурная организация цифровых БИС
3.1.1. Общая структура цифровых БИС
3.1.2. Структура внутренних элементов цифровых БИС
3.1.3. Структура элементов согласования цифровых БИС
3.2. Система основных параметров и характеристик цифровых БИС
3.2.1. Функциональные параметры цифровых БИС
3.2.2. Электрические параметры цифровых БИС
3.2.3. Динамические параметры цифровых БИС
3.3. Схемотехническое исполнение цифровых БИС
3.3.1. Энергетические характеристики базовых ЛЭ цифровых БИС
3.3.2. Схемотехническое исполнение базовых ЛЭ цифровых БИС
3.3.3. Методика выбора элементной базы цифровых БИС
3.4. Влияние дестабилизирующих факторов на работоспособность цифровых БИС
3.4.1. Устойчивость цифровых БИС к электростатическому разряду
3.4.2. Устойчивость цифровых БИС к воздействию перегрузок
3.4.3. Зависимость электрических характеристик цифровых БИС от режимов эксплуатации
3.4.4. Устойчивость цифровых БИС к воздействию помех
3.5. Паразитные элементы и эффекты в цифровых БИС
3.5.1. Паразитные транзисторные элементы в кристаллах цифровых БИС
3.5.2. Эффект Миллера
3.5.3. Эффект «защелкивания»
3.5.4. Эффекты «горячих» носителей заряда
Литература к главе 3
Глава 4. Схемотехника цифровых БИС на комплементарных МОП-транзисторах
4.1. Базовые логические элементы цифровых КМОП БИС
4.1.1. Статические КМОП ЛЭ
4.1.2. Базовые ЛЭ динамической КМОП логики
4.2. Элементы памяти цифровых КМОП БИС
4.2.1. Элементы памяти, тактируемые уровнем синхросигнала
4.2.2. Элементы памяти, тактируемые фронтом синхросигнала
Литература к главе 4
Глава 5. Схемотехника цифровых БИС на биполярных транзисторах
5.1. Цифровые БИС на биполярных транзисторах с диодами Шоттки
5.1.1. Базовые логические элементы ТТЛШ цифровых БИС
5.1.2. Базовые ЛЭ Шоттки транзисторной логики
5.1.3. Базовые ЛЭ интегральной Шоттки логики
5.1.4. Базовые ЛЭ диодно-транзисторной логики с диодами Шоттки
5.2. Элементы памяти ТТЛШ БИС
5.2.1. Элементы памяти, тактируемые фронтом синхросигнала
5.2.2. Элементы памяти, тактируемые уровнем синхросигнала
5.3. Схемотехника входных элементов согласования ТТЛШ БИС
5.3.1. Входные ЭС ТТЛШ БИС со стандартными ТТЛ входными уровнями
5.3.2. Входные ЭС ТТЛШ БИС с повышенной нагрузочной способностью
5.3.3. Входные ЭС ТТЛШ БИС с парафазными выходами
5.3.4. Входные ЭС ТТЛШ БИС с памятью
5.3.5. Входные ЭС ТТЛШ БИС с повышенной помехоустойчивостью
5.3.6. Входные ЭС с преобразованием уровней сигналов
5.3.7. Схемы защиты цепей входных ЭС ТТЛШ БИС
5.4. Схемотехника выходных элементов согласования ТТЛШ БИС
5.4.1. Выходные ЭС ТТЛШ БИС со стандартными ТТЛ выходными уровнями
5.4.2. Выходные ЭС ТТЛШ БИС с памятью
5.4.3. Выходные ЭС ТТЛШ БИС с преобразованием уровней сигналов
5.4.3. Выходные ЭС ТТЛШ БИС с преобразованием уровней сигналов
5.4.4. Схемотехника цепей защиты выходных ЭС ТТЛШ БИС
5.5. Цифровые БИС на основе интегральной инжекционной логики
5.5.1. Разновидности базовых элементов И2Л БИС
5.5.2. Элементы памяти И2Л БИС
5.5.3. Схемотехника входных элементов согласования И2Л БИС
5.5.4. Защита выводов И2Л БИС от перенапряжения и статического электричества
5.6. Биполярный микропроцессорный комплект БИС серии К1815 для цифровой обработки сигналов
Литература к главе 5
Глава 6. Схемотехника цифровых БИС на комплементарных МОП и биполярных транзисторах
6.1. Базовые логические элементы БиКМОП БИС
6.2. Элементы памяти БиКМОП БИС
6.3. Схемотехника входных элементов согласования БиКМОП БИС
6.3.1. Входные ЭС БиКМОП БИС с преобразованием уровней сигналов
6.3.2. Входные ЭС БиКМОП БИС с повышенной нагрузочной способностью
6.3.3. Входные ЭС БиКМОП БИС с парафазными выходами
6.3.3. Входные ЭС БиКМОП БИС повышенной помехозащищенности
6.3.4. Входные ЭС БиКМОП БИС с памятью
6.3.5. Схемотехника цепей защиты входных ЭС БиКМОП БИС
6.4. Схемотехника выходных элементов согласования БиКМОП БИС
6.4.1. Выходные ЭС БиКМОП БИС с формированием КМОП выходных уровней
6.4.2. Выходные ЭС БиКМОП БИС с формированием ТТЛ выходных уровней
6.4.3. Выходные ЭС БиКМОП БИС с формированием ЭСЛ выходных уровней
6.4.4. Выходные ЭС БиКМОП БИС с памятью
6.4.5. Схемотехника цепей защиты выходных ЭС БиКМОП БИС
6.5. СБИС однокристального процессора телевизионных сигналов
Литература к главе 6
Глава 7. Принципы организации интерфейса в системах обработки информации
7.1. Введение
7.1.1. Параметры и методы организации интерфейсных шин
7.1.2. Типы системных шин
7.2. Основные принципы применения и параметры линий связи
7.2.1. Электрические параметры линий связи
7.2.2. Режимы работы линий связи
7.2.3. Помехи в электрически длинных линиях связи
7.2.4. Основы метода Бержерона расчета отражений на концах линии связи
7.3. Коды для передачи информации по линиям связи
7.3.1. Методы физического кодирования
7.3.2. Коды исправления одиночных и пакетных ошибок
7.3.3. Эффективное кодирование передаваемых сообщений
Литература к главе 7
Глава 8. Интерфейсные БИС
8.1. Классификация БИС
8.1.1. Классификация интерфейсных БИС
8.1.2. Классификация схемотехнических элементов БИС
8.1.3. Система основных параметров цифровых БИС
8.1.4. Основные параметры интерфейсных микросхем
8.2. Организация линий связи
8.2.1. Организация линий связи с помощью свитой пары
8.2.2. Обеспечение электрического согласования интерфейсных микросхем
8.3. Исполнение цифровых БИС
8.3.1. Конструктивно-схемотехническое исполнение цифровых БИС
8.3.2. Элементная база интерфейсных схем
8.3.3. Применение интерфейсных схем с отключаемым выходом
8.4. Типовые интерфейсные ИС
8.4.1. Шинные формирователи (шинные драйверы)
8.4.2. Порты ввода-вывода
8.4.3. Программируемый интерфейс (адаптер)
8.4.4. ИС для организации последовательных каналов
8.4.5. Интерфейсные БИС серии К583
8.5. Особенности организации линий связи на основе интерфейсных микросхем
8.5.1. Интерфейс «токовая петля»
8.5.2. Инфракрасный интерфейс
8.6. Особенности организации режима пониженного энергопотребления в современных интерфейсных микросхемах с последовательной передачей данных
8.6.1. Микросхемы приемопередатчиков интерфейса RS-485
8.6.2. Микросхемы приемопередатчиков интерфейса RS-232
8.7. Конструктивно-схемотехнические особенности проектирования интерфейсных микросхем с пониженным напряжением питания
8.8. Особенности организации блоков умножения напряжения
в интерфейсных микросхемах
8.9. Проектирование электрической схемы передатчика для интерфейсных микросхем с пониженным напряжением питания
Литература к главе 8
Заключение
Скачать Основы схемотехники микроэлектронных устройств
Letitbit.net
Vip-file.com
iFolder
Turbobit.net