Курс цифровой электроники. Том 2. Проектирование устройств на цифровых ИС

Автор: Янсен Й.
Год издания: 1987
Издательство: Мир
Язык: русский
Размер: 6,33 Мб
Страниц: 368
Формат: DJVU
Курс создан крупным голландским специалистом в области микросхемотехиики.
В томе 2 рассматриваются методы проектирования типовых узлов на базе ИС и приводятся многочисленные схемы различных цифровых устройств. Подробно излагается одна из важнейших тем - функция памяти, реализуемая с помощью триггеров. Затронуты вопросы передачи информации по волоконно-оптическим кабелям.
Для инженеров и студентов электронных специальностей, а также разработчиков ЭВМ.
Содержание:
Предисловие редактора перевода
Предисловие автора
Глава 1. Техника монтажа
1.1. Введение
1.2. Соединители для экспериментальных целей
1.3. Разводка напряжения питания и цепей заземления на плате с помощью собирательных шин
1.4. Многослойные печатные платы
1.5. Система конструирования элементов «Европак»
1.6. Внешние соединители модулей и стоек
1.7. Соединители типа IDS с прорезанием изоляции
1.8. Мощные соединительные устройства
1.9. Волоконно-оптические линии связи
1.10. Преломление лучей света
1.11. Структура световода
1.12. Типы световодов
1.13. Рассеяние и поглощение света
1.14. Качество световодов
1.15. Стекло или пластмасса?
1.16. Устройства для соединения световодов
1.17. Источники и приемники света
1.18. Направленные ответвители волоконно-оптических линий связи
Глава 2. Логические схемы и области их применения. Комбинаторная логика
2.1. Введение
2.2. Экспериментальные исследования логических схем
2.3. Применение осциллографа при исследовании цифровых схем
2.4. Индикаторы логических сигналов на светодиодах
2.5. Щупы для измерений
2.6. Низкочастотный генератор импульсов на ИС NE555
2.7. Устройства для экспериментирования
2.8. Стабилизированный источник напряжением 5 В для питания цифровых устройств
2.9. Одиночные и комбинированные функции логических схем И, ИЛИ, И-НЕ, ИЛИ-НЕ
2.10. Микросхема SN74LS00N (функции И-НЕ при уровне сигнала H и функции ИЛИ-НЕ при уровне сигнала L)
2.11. Микросхема SN74LS00N в режиме дешифратора
2.12. Два элемента И-НЕ микросхемы SN74LS00N в режиме триггера
2.13. Элементы И, увеличение числа входов
2.14. Микросхема SN74LS02N (SN7402N) в режиме ИЛИ-НЕ для сигнала уровня H и в режиме И-НЕ для сигнала уровня L
2.15. Два элемента ИЛИ-НЕ в корпусе SN74LS02 в режиме триггера
2.16. Логический элемент ИЛИ, увеличение числа входов
2.17. Биполярные триггеры с двумя устойчивыми состояниями
2.18. Диодные матрицы кодирования
2.19. Схема кодирования на логических элементах ИЛИ
2.20. Запись двоичной информации в регистр
2.21. Генератор тактовых импульсов
2.22. Примеры тактовых сигналов
2.23. Элементы ТТЛ с открытым выходом
2.24. Схемы с трехстабильным выходом
2.25. Буферные элементы с общей шиной, передатчики и приемники
2.26. Схема преобразования параллельного потока информации в последовательный
2.27. Комбинированные функции на элементах И-ИЛИ-НЕ
2.28. Селекторы (канальные коммутаторы, мультиплексоры)
2.29. Простой канальный коммутатор на ИС SN7451N
2.30. Канальный коммутатор на входе триггерного регистра
2.31. Двойной канальный коммутатор
2.32. ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматоры, компараторы
2.33. Схемы сравнения на элементах И-ИЛИ-НЕ
2.34. Компаратор на трех микросхемах 74LS01N и монтажном ИЛИ
2.35. Дешифраторы
2.36. Условные обозначения комбинированных функций
2.37. Обозначения комбинированных функций на структурных схемах
2.38. Серия быстродействующих КМОП-элементов 74НС
2.39. Некоторые свойства базовых элементов 74НС
Глава 3. Элементы запоминающих устройств
3.1. Введение
3.2. RS-триггеры
3.3. Односторонняя и двусторонняя запись информации в RS-триггере
3.4. Четырехбитный регистр из RS-триггеров с односторонним вводом
3.5. Время установки, время удержания, время сброса, время перезаписи
3.6. Многопозиционные элементы памяти
3.7. SRT-триггеры
3.8. Условные обозначения SRT-триггеров с управляющим входом
3.9. JK-триггер
3.10. JK-триггер из логических элементов И-НЕ
3.11. Триггеры, синхронизуемые уровнем и фронтом
3.12. Коэффициент разветвления, время включения, время распространения
3.13. Двоичный счетчик на двух JK-триггерах
3.14. D-триггер
3.15. D-триггер, состоящий из элементов И-НЕ
3.16. D-триггер, синхронизуемый фронтом
3.17. D-триггер, синхронизуемый фронтом, как двоичный делитель
3.18. D-трштеры, синхронизуемые фронтом, как делители на 4
3.19. Сдвиговые регистры на D-триггерах, синхронизуемых фронтом
3.20. Применение D-триггеров в сдвиговых регистрах
3.21. Регистр ввода и вывода данных на D-триггерах
3.22. Условные обозначения функции управления элементами памяти в системе МЭК
Глава 4. Счетчики и делители частоты
4.1. Введение
4.2. Двоичные счетчики
4.3. Синхронный двоичный счетчик
4.4. Десятичный счетчик (делитель на 10)
4.5. Синхронный десятичный счетчик
4.6. Счетчики прямого и обратного счета
4.7. Счетчики с переменным модулем счета
4.8. Каскадирование двоичных и двоично-десятичных счетчиков
4.9. Счетчик Джонсона
4.10. Счетчик по коду Грея на SRT-триггерах
4.11. Цепи управления
4.12. Двоичные и десятичные счетчики ТТЛ
4.13. Синхронные счетчики ТТЛ
4.14. Условные обозначения счетчиков и делителей по системе МЭК
4.15. Промышленные счетчики и делители
4.16. Десятичный счетчик с индикатором
4.17. Делитель на 16 с индикатором
4.18. Генератор тактовых сигналов с делителем на 16 и дешифратором
4.19. Делитель на 16 - генератор одиночных импульсов
4.20. Генератор фиксированных частот
4.21. Измеритель частоты настройки коротковолновых радиоприемников
4.22. Предустановка цифровых частотомеров
4.23. Согласование приемника со счетчиком
4.24. Счетчик Джонсона с переменным модулем для синтезаторов частот
4.25. Предустановка счетчиков
4.26. Цифровая настройка частотных синтезаторов
4.27. Цифровой будильник на двоичных счетчиках
4.28. Счетчики минут и часов
4.29. Установка точного времени на цифровых часах
4.30. Индикация времени светодиодами
4.31. Электронный будильник
Глава 5. Регистры
5.1. Введение
5.2. Применение регистров
5.3. Регистры в микропроцессоре
5.4. Связь регистров между собой и с другими источниками данных
5.5. Последовательная межрегистровая передача информации
5.6. Регистры с адресуемым триггером
5.7. Регистр FIFO
5.8. Регистры LIFO
5.9. Параллельный 4- и 8-разрядный регистр
5.10. Регистры с выборкой по входу
5.11. Регистры с разрешающим входом и трехстабильным выходом
5.12. Восьмиразрядный регистр с трехстабильными выходами и тактируемым выбором
5.13. Сдвиговые регистры
5.14. Каскадирование сдвиговых регистров
5.15. Сдвиговые регистры с последовательными и параллельными входами и выходами
5.16. 8-разрядный универсальный сдвиговый регистр с трехстабильными выходами
5.17. Группы регистров в корпусе с двухрядными выводами
5.18. Регистры с адресуемыми триггерами 74LS259
5.19. Длинные сдвиговые регистры
5.20. Сдвиговые регистры в устройствах управления световыми эффектами
5.21. Выборка данных
5.22. Условные обозначения регистров по системе МЭК
5.23. Промышленные регистры ТТЛ
Предметный указатель